Geoselect : Радиоэлектроника : Реферат: Разработка методики программного тестирования цифровых устройств с помощью программного пакета Design Center (Радиоэлектроника)


	Радиоэлектроника / Реферат: Разработка методики программного тестирования цифровых устройств с помощью программного пакета Design Center (Радиоэлектроника)


	Космонавтика Уфология Авиация Административное право Арбитражный процесс Архитектура Астрология Астрономия Аудит Банковское дело Безопасность жизнедеятельности Биология Биржевое дело Ботаника Бухгалтерский учет Валютные отношения Ветеринария Военная кафедра География Геодезия Геология Геополитика Государство и право Гражданское право и процесс Делопроизводство Деньги и кредит Естествознание Журналистика Зоология Инвестиции Иностранные языки Информатика Искусство и культура Исторические личности История Кибернетика Коммуникации и связь Компьютеры Косметология Криминалистика Криминология Криптология Кулинария Культурология Литература Литература : зарубежная Литература : русская Логика Логистика Маркетинг Масс-медиа и реклама Математика Международное публичное право Международное частное право Международные отношения Менеджмент Металлургия Мифология Москвоведение Музыка Муниципальное право Налоги Начертательная геометрия Оккультизм Педагогика Полиграфия Политология Право Предпринимательство Программирование Психология Радиоэлектроника Религия Риторика Сельское хозяйство Социология Спорт Статистика Страхование Строительство Схемотехника Таможенная система Теория государства и права Теория организации Теплотехника Технология Товароведение Транспорт Трудовое право Туризм Уголовное право и процесс Управление Физика Физкультура Философия Финансы Фотография Химия Хозяйственное право Цифровые устройства Экологическое право


	Реферат: Разработка методики программного тестирования цифровых устройств с помощью программного пакета Design Center (Радиоэлектроника) The abstract The diploma text contens: pages – pictures – additions – Key words: testing, model, synchronizing device, demultiplexer, register, counter, gate, D-flip, T-flip. The aim of this work is developing program testing method for digital devices. The draughts of the structural electrical schemes of demultiplexer, counter, register and synchronizing device are the add of this work. Реферат Пояснительная записка содержит: страниц – рисунков – приложений – Ключевые слова: тестирование, модель, синхронизирующее устройство, демультиплексер, регистр, счетчик, вентиль, D-триггер,T-триггер. Целью данной работы является разработка методики программного тестирования цифровых устройств. Прилагаются: чертежи структурных электрических схем демультиплексера, вычитающего счетчика, регистра, синхронизирующего устройства. 1 Введение В настоящее время промышленностью выпускаются интегральные схемы сложные по своей структуре и функциональному предназначению. В сязи с этим возникает проблема контроля выхода годных интегральных схем и выявления причин возникающих неполадок. Затраты на тестирование сложных интегральных схем с привлечением контрольно-измерительной аппаратуры может во много раз превышать стоимость самой интегральной схемы из-за длительности процесса тестирования и сложности его реализации. Тестирование на модели разрабатываемой интегральной схемы существенно удешевляет процесс тестирования и сокращает время его осуществления. На основе проекта интегральных схем, разработанного на этапах логического и топологического проектирования, создаются реальные их образцы . Каждый образец должен затем пройти функциональный контроль, устанавливающий правильность его работы. В общем случае при тестировании на математической модели или реальном образце обнаруживаются неисправности интегральной схемы путем анализа состояний ее выхода на определенных наборах входных сигналов. Успешное решение задачи тестирования нтегральной схемы на всех стадиях проектирования и изготовления определяет в конечном итоге ее важнейшие характеристики, такие, как бездефектность проектирования, надежность и устойчивость работы, стоимость образцов и другие. Различают два вида тестирования интегральных схем: а) функциональное тестирование, осуществляемое на всех этапах разработки логической схемы; б) функциональный контроль правильности работы образцов интегральных схем после их изготовления. 2 Возможности PSpice как среды моделирования и тестирования цифровых устройств Программа PSpice составляет основу системы Design Center, поэтому рассмотрим ее возможности подробнее. Программа PSpice позволяет проводить следующие виды анализа: - расчет режима цепи по постоянному току (проводится вначале моделирования перед выполднением других видов анализа без указания специальных деректив; - многовариантный расчет режима по постоянному току (.DС); - многовариантный параметричный анализ (.STEP); - расчет малосигнальных чувствительностей в режиме по постоянному току (.SENS); - расчет малосигнальных передаточных функций в режиме по постоянному току (.TF); - расчет частотных характеристик линеаризованной цепи (.AC); - расчет спектральной плотности внутреннего шума (.NOISE); - расчет переходных процессов при воздействии сигналов различной формы (.TRAN); - спектральный анализ (разложение в ряд Фурье результатов расчета переходного процесса) (.FOUR); - статистический расчет по методу Монте-Карло (.MC); - расчет на наихудший случай (расчет чувствительности схемы при выбранном виде анализа (.DC, .AC, .TRAN) к параметрам моделей элементов и основанный на этом анализе расчет наихудшего случая по заданному критерию) (.WCASE). 3 Тестирование цифровых устройств на примере синхронизирующего устройства 3.1 Описание и принцип действия тестируемого устройства Рассматриваемое синхронизирующее устройство должно под действием комбинации входных сигналов обеспечивать работу в трех режимах: - режим линии задержки цифровых сигналов; - режим формирования пачек импульсов цифровых сигналов; - режим делителя частоты цифровых сигналов. Число, указывающее количество импульсов, на которое необходимо задержать сигнал, количество импульсов в пачке и число, на которое необходимо разделить частоту сигнала, указывается на входе синхронизирующего устройства. Для создания модели всего устройства и тестирования его работы, необходимо создать модели функциональных узлов моделируемого устройства. Моделируемое синхронизирующее устройство можно разбить на четыре фунциональных модуля: а) управляющая схема. Основная задача этого модуля – подача синхроимпульса на один из функциональных модулей для обеспечения заданного режима работы. б) линия задержки. Основная задача линии задержки – задержка сигнала на число импульсов определяемое управляющей схемой. в) формирователь пачек импульсов. Основная задача – формирование пачки импульсов число которых задается управляющей схемой. г) делитель частоты. Основная задача делителя частоты – формирование сигнала частота которого меньше входного в заданное управляющей схемой число раз. Таким образом, моделируемое устройство полностью состоит из цифровых компонентов. Это в некоторой степени упрощает создание и тестирование моделей. Необходимо создать программные модели устройств, протестировать каждую модель, а затем, при положительных результатах тестирований, произвести тестирование всего устройства в целом. При программном тестировании созданных моделей необходимо учитывать возможности используемой вычислительной техники (например при задании шага сигнала). Для демонстрации преимуществ метода программного тестирования цифровых устройств, можно протестировать синхронизирующее устройство в составе только управляющей схемы и формирователя пачек импульсов. 3.2 Моделирование цифровых компонентов 3.2.1 Общие сведения Моделирование может осуществляться с помощью библиотек логических примитивов созданных самим разработчиком или с помощью библиотек встроенных в программу PSpice. Рассмотрим первый способ. Любое цифровое устройство разрабатывается на основе элементной базы. Элементная база выбирается из требований к электрическим параметрам устройства. В данной работе в качестве примера выбрана элементная база на основе КМОП-лигики. Рассматриваемая в данной работе цифровая схема представляет собой синхронизирующее устройство, логический базис которого реализован на КМОП-логики. В настоящее время широкое применение КМОП-схем обусловлено их минимальным энергопотреблением, повышенной помехоустойчивостью, воз- OUTLD - выходная емкость в фарадах (по умолчанию 0); DRVH - выходное сопротивление высокого уровня в омах (по умолчанию 50 Oм); DRVL - выходное сопротивление низкого уровня в омах (по умолчанию 50 Ом); Так как в данной работе необходимо протестировать только правильность работы моделируемого устройства,без контроля параметров его элемнетной базы из которой он составлен, то необходимо выбрать второй способ моделирования. 3.2.2 Модели источников логических сигналов При моделировании цифровых устройств используются модели постоянных источников логических сигналов и модели генераторов входных логических сигналов. Модель источника постоянного логического сигнала описывается следующим образом: U (<число выходов>) + + Для моделей цифровых устройств с определенной элементной базой узлы питания могут описываться определенными операторами в теле модели источника. Для моделей с элементной базой на КМОП-логике узлы питания описываются следующим образом: - узел питания “+” – $ g_cd4000_vdd; - узел питания “-“ – $ g_cd4000_vss; Модель генератора входных логических сигналов описывается следующим образом: В цифровом синхронизирующем устройстве, рассматриваемом в данной работе, используются только вентили с двумя состояниями. Рассмотрим модели используемых в работе вентилей. Модель с двумя состояниями имеет следующий вид: U [(параметры)] + + + . Форма описания модели динамики: .model ugate[(параметры модели)]. В системе Design Center вентили представлены в двух видах: одиночные вентили и сборки(массивы) вентилей.Одиночный вентиль имеет один или несколько входов и один выход.Сборки вентилей состоят из одного или более одинаковых вентилей.Использование сборок позволяет работать непосредственно со стандартными элементами интегральных схем, имеющими часто в одном корпусе несколько вентилей. В соответствии с рисунком Б.1 приложения Б в данной работе используются следующие модели вентилей: INV- инвертор; INVA - сборка инверторов; AND - вентиль “И”; ANDA - сборка вентилей “И”; NAND - вентиль “И-НЕ”; NANDA- сборка вентилей “И-НЕ”; OR- вентиль “ИЛИ”; NOR - вентиль “ИЛИ-НЕ”; NORA - сборка вентилей “ИЛИ-НЕ ”; .model source uio(drvh=50 drvl=50) .probe .tran 10ns 400ns .end Результат тестирования регистра приведен в приложении В. Электрическая структурная схема регистра RG1 приведена в комплекте чертежей. Регистр является регистром с паралельным приемом и выдачей информации. Изменение хранящейся информации происходит после изменения сигналов на входах 01 и 02. 3.2.6 Формирование модели управляющей схемы, входящей в состав цифрового синхронизирующего устройства. Тестирование модели управляющей схемы Рассмотренные ранее модели цифровых устройств комбинационного и последовательностного типа позволяют построить модель одного из функциональных узлов тестируемого в данной работе синхронизирующего устройства и протестировать его функционирование. Функционируемой и тестируемой на данном этапе моделью функционального узла является управляющая схема. Ее задачей является перенос синхронизирующего сигнала со входа 06 на один из выходов демультиплексера, при соответствующих сигналах на входах 01 и 02 регистра RG1 и запись двоичного числа в счетчик СТ1. Последнее необходимо для задания числа импульсов на выходе формирователя пачек импульсов. Ниже приведена модель управляющей схемы и результат ее тестирования: u1 inva(2) up um 09 10 out1a out2a delay1 in_out u2 anda(3,3) up um 10 03 out1a 09 out2a 03 03 09 10 4 5 +6 delay1 in_out .model delay1 ugate u3 dff(2) up um 04 05 03 01 02 07 08 09 10 delay source Ugnr1 STIM (1,1) + up um +03 + source TIMESTEP = 10.00000E-9 IO_LEVEL=0 + 0.000000C 0 + LABEL = again + 1.000000C 1 + 2.000000C 0 + 3.000000C GOTO again -1 TIMES uconst1 pullup(2) $g_cd4000_vdd $g_cd4000_vss 04 01 in_out uconst0 pulldn(1) $g_cd4000_vdd $g_cd4000_vss 02 in_out ur STIM (1,1) + $G_DPWR $G_DGND 05 source TIMESTEP = 1.000000E-9 IO_LEVEL=0 + 0.000000s 0 + 2.000000E-9s 1 * uconst0 pulldn(1) $g_cd4000_vdd $g_cd4000_vss S in_out .model delay ueff .model in_out uio(drvh=1e4 drvl=1e4) .options digmntymx=2 .model source uio(drvh=50 drvl=50) .probe .tran 10ns 400ns .end Результат тестирования управляющей схемы приведен в приложении Г. 3.2.7 Создание модели формирователя пачек импульсов, входящего в состав цифрового синхронизирующего устройства. Тестирование модели формирователя пачек импульсов. Основной задачей формирователя пачек импульсов является форми-рование сигнала в состав которого входят импульсы, число которых задается управляющей схемой. В основе формирователя пачек импульсов лежит вычитающий счетчик СТ1, построенный на Т-триггерах. В библиотеке PSpice нет модели Т-триггера, так как данный тип триггера может быть реализован на основе D-триггера. Данная реализация производится путем соединения инвертирующего выхода D-триггера с его D-входом. Таким образом получается триггер с одним входом и состояние триггера меняется с уровнем сигнала на его входе. Ниже приведена модель Т-триггера: u1 dff(1) up um R S c inv out inv delay source Ugnr1 STIM (1,1) up um c source TIMESTEP = 10.00000E-9 IO_LEVEL=0 + 0.000000C 0 + LABEL = again + 1.000000C 1 + 2.000000C 0 + 3.000000C GOTO again -1 TIMES uconst1 pullup(1) $g_cd4000_vdd $g_cd4000_vss S source ur STIM (1,1) $G_DPWR $G_DGND R sour TIMESTEP = 1.E IO_LEVEL=0 + 0.000000s 0 + 2.000000E-9s 1 .model delay ueff .options digmntymx=2 .model source uio(drvh=50 drvl=50) .probe .tran 10ns 400ns .end Результат тестирования Т-триггера приведен в приложении Г. .model dinamics ueff .model dinam ugate .tran 10ns 400ns .probe .end Результат тестирования работы формирователя пачек импульсов приведен в приложениии Д. 3.2.8 Объединение моделей функциональных узлов и тестирование работы всей модели синхронизирующего устройства Тестирование всей модели синхронизирующего устройства можно осуществить двумя способами. Первый способ заключается в непосредственном соединении всех разработанных моделей, входящих в устройство и представить модель устройства ввиде одной программы. Второй способ заключается в создании библиотечных файлов таких логических элементов, как регистр, демультиплексер и счетчик. При составлении модели, в теле основной программы необходимо вставить операторы вызывающие нужные библиотечные файлы. Первый способ необходим при создании и тестировании моделей несложных устройств, в которых модели различных логических элементов используются не чаще одного раза. Второй способ позволяет избежать громоздких описаний моделей сложных устройств, в которые входит большое количество одинаковых элементов. В данной работе удобнее использовать первый способ. Программная модель синхронизирующего устройства приведена ниже. Приложение Б Виды используемых в работе вентилей и тестирование работы демультиплексера INV AND NAND OR NOR Рисунок Б.1 – Стандартные вентили используемые в данной работе [pic] Рисунок Б.2 – Результат тестирования модели демультиплексера Приложение В Результат тестирования регистра и пример триггеров с динамическим управлением JKFF DFF а) б) а – JK - триггер; б – D - триггер; Рисунок В.1 – Триггеры с динамическим управлением. [pic] Рисунок В.2 – Тестирование работы регистра. Приложение Г Результаты тестирования управляющей схемы и Т-триггера [pic] Рисунок Г.1 – Тестирование управляющей схемы. [pic] Рисунок Г.2 – Тестирование Т-триггера. Приложение Д Результат тестирования формирователя пачек импульсов и всего синхронизирующего устройства [pic] Рисунок Д.1 – Тестирование формирователя пачек импульсов. [pic] Рисунок Д.2 – Результат тестирования синхронизирующего устройства. Министерство общего и профессионального образования Российской Федерации Новгородский государственный университет имени Ярослава Мудрого _________________________________________________________________________ Кафедра физики твёрдого тела и микроэлектроники \| УТВЕРЖДАЮ \| \| Зав. кафедрой \| \|ФТТМ \| \|_________ Б.И.Селезнёв \| \|“_____” __________1999 г.\| Задание на выпускную работу на получение академической степени бакалавра техники и технологий Студенту группы 5031 Хаимову Даниилу Исхаковичу 1. Тема работы: Разработка методики программного тестирования цифровых устройств с помощью программного пакета Design Center (утверждена на заседании кафедры "_____" __________ 1999 г.) 2 Срок сдачи законченной работы: 22.06.99 г. 3 Исходные данные к работе: 4 Содержание пояснительной записки (перечень подлежащих разработке вопросов): 5 Перечень графического материала: 6 Прочие условия: 7 Консультанты по работе (с указанием относящихся к ним разделов работы): Сапожников А.А. (норм контроль) \| Задание выдал (руководитель) \| Задание принял к \| \| \|исполнению \| \| Д. т. н., профессор \| студент \| \| \|группы 5031 \| \|__________ Селезнёв Б.И. \|__________ Хаимов Д.И. \| \|"_____" __________ 1999 г. \|"_____" __________ 1999 г. \| Новгород Великий 1999 ----------------------- & & 1 1 1 S T J K C R S T D C R S T D C R S T J K C R Реферат на тему: Разработка микропроцессорного устройства цифрового фильтра Министерство образования и науки Украины Харьковский национальный университет радиоэлектроники Кафедра ТКС Курсовая работа пояснительная записка “Разработка микропроцессорного устройства цифрового фильтра” по курсу “Цифровые устройства и микропроцессоры ” Выполнил: ст. гр. ИСС – 01 – 3 Егурнов К. В. ______________ (подпись) « »___________2003г. Проверила: Нетикова Л. И. _____________ (подпись) « »___________2003г. Харьков 2003 СОДЕРЖАНИЕ Реферат…………………………………………………….…………....4 Введение………………………………………………………………...5 1. Обзор аналогичных устройств………………….……...……………7 2. Выбранный вариант технического решения…….………………...11 3. Синтез проектируемого устройства………………………………..19 4. Разработка алгоритма программы проектируемого устройства…20 5. Программа на языке ассемблер…………...………………….…….25 6. Разработка и описание принципиальной схемы…………………..30 Вывод……....…………………………………………………….……..33 Список литературы……………………………………………….……34 Приложение А………………………………………………………….35 Приложение Б………………………………………………………….36 Р Е Ф Е Р А Т Пояснительная записка: 34 с., 12 рис. Цель работы – построение цифрового фильтра с применением современных микропроцессорных систем, освоение методов автоматического проектирования и совершенствование навыков программирования на языке Ассемблер. В работе использован микропроцессор фирмы MICROCHIP серии PIC16C711, имеющей возможности аналоговой обработки сигналов. ЦАП не входит в состав микроконтроллера и вынесен отдельно, его входы подключены к порту B. В ходе проектирования были использованы не все ресурсы микропроцессорной системы, поэтому имеется возможность совершенствования устройства. К примеру, можно построить алгоритм цифровой обработки нескольких аналоговых сигналов, используя для каждого сигнала свой канал и программу вычислений. Программа, написанная на языке Ассемблер, является универсальной для всех микроконтроллеров фирмы MICROCHIP, имеющих возможность аналоговой обработки сигналов. Необходимо лишь сконфигурировать порты и учесть спецификацию РОН и специальных регистров в соответствии с документацией на требуемую модель. Благодаря современным технологиям разработчик устройств цифровой обработки сигналов может в кратчайшие сроки составлять высокопроизводительные системы с дальнейшим доведением их до производства. Наличие большого выбора недорогих высокопроизводительных микропроцессорных устройств зарубежного производства на рынке Украины позволяет студенту, радиолюбителю реализовывать свои схемы и алгоритмы в виде технически готового устройства. ВВЕДЕНИЕ Цифровая обработка сигнала – это арифметическая обработка в реальном масштабе времени последовательности значений амплитуды сигнала, определяемых через равные временные промежутки. Примерами цифровой обработки являются: . фильтрация сигнала; . свертка двух сигналов; . вычисление значений корреляционной функции двух сигналов; . усиление, ограничение или трансформация сигнала; . прямое/обратное преобразование Фурье. Аналоговая обработка сигнала, традиционно используемая во всех радиотехнических устройствах, является во многих случаях более дешевым способом достижения требуемого результата. Однако тогда, когда требуется высокая точность обработки, миниатюрность устройства, стабильность его характеристик в различных температурных условиях функционирования, цифровая обработка оказывается единственным приемлемым решением. R2 x(t) x(t) C y(t) R1 y(t) t t входной сигнал выходной сигнал Рисунок 1.1 - Аналоговая фильтрация сигнала Пример аналоговой фильтрации приведен на рисунке 1. Используемый в фильтре операционный усилитель позволяет расширить динамический диапазон обрабатываемых сигналов. Форма амплитудно-частотной характеристики фильтра определяется величинами R2, C. Для аналогового фильтра сложно обеспечить высокое значение добротности, характеристики фильтра сильно зависят от температурного режима. Компоненты фильтра вносят дополнительный шум в результирующий сигнал. Аналоговые фильтры трудно перестраивать в широком диапазоне частот. Важнейшая особенность цифрового фильтра заключается в том, что подбором определенных значений коэффициентов разностного уравнения, описывающего выходной сигнал, можно выполнить преобразование входного сигнала, которое будет нереализуемо при использовании аналогового фильтра. Само устройство, реализующее цифровую фильтрацию, будет иметь компактные размеры и не будет требовать особой технической настройки. 1. ОБЗОР АНАЛОГИЧНЫХ УСТРОЙСТВ Фильтры – это частотно-избирательные устройства, которые пропускают или задерживают сигналы, лежащие в определенных полосах частот. До 60-х годов для реализации фильтров применялись, в основном, пассивные элементы, т. е. индуктивности, конденсаторы и резисторы. Основной проблемой при реализации таких фильтров оказывается размер катушек индуктивности (на низких частотах они становятся слишком громоздкими). С разработкой в 60-х годах интегральных ОУ появилось новое направление проектирования активных фильтров на базе ОУ. В активных фильтрах применяются резисторы, конденсаторы и усилители (активные компоненты), но в них нет катушек индуктивности. В дальнейшем активные фильтры почти полностью заменили пассивные. Сейчас пассивные фильтры применяются только на высоких частотах (выше 1МГц), за пределами частотного диапазона большинства ОУ широкого применения. Сейчас во многих случаях аналоговые фильтры заменяются цифровыми. Работа цифровых фильтров обеспечивается, в основном программными средствами, поэтому они оказываются значительно более гибкими в применении по сравнению с аналоговыми. С помощью цифровых фильтров можно реализовать такие передаточные функции, которые очень трудно получить обычными методами. Тем не менее, цифровые фильтры пока не могут заменить аналоговые во всех ситуациях, поэтому сохраняется потребность в наиболее популярных аналоговых фильтрах – активных RC –фильтрах. Фильтры можно классифицировать по их частотным характеристикам. На рисунке 1.2 изображены характеристики фильтра нижних частот (а), фильтра верхних частот (б), полосового фильтра (в). Основная функция любого фильтра заключается в том, чтобы ослабить сигналы, лежащие в определенных полосах частот, внести в них различные фазовые сдвиги или ввести временную задержку между входным и выходным сигналами. С помощью активных RC – фильтров нельзя получить идеальные формы частотных характеристик в виде прямоугольников со строго постоянным коэффициентом передачи в полосе пропускания, бесконечным ослаблением в полосе подавления и бесконечной крутизной спада при переходе от полосы пропускания к полосе подавления. Проектирование активного фильтра всегда представляет собой поиск компромисса между идеальной формой характеристики и сложностью её реализации. Это называется «проблемой аппроксимации». Во многих случаях требования к качеству фильтрации позволяют обойтись простейшими фильтрами первого или второго порядка. Набор таких схем приведен ниже. Проектирование фильтра в этом случаи сводится к выбору схемы с наиболее подходящей конфигурацией и последующему расчету значений номиналов элементов для конкретных частот. [pic]Рисунок 1.2 – Типовые характеристики фильтров. Однако бывают ситуации, когда требование к фильтрации сигнала могут оказаться гораздо более жесткими, и могут потребоваться схемы фильтра с характеристиками более высоких порядков, чем первых или второй. Проектирование фильтра высоких порядков является более сложной задачей. Анализ состояния и тенденций развития теории и практики цифровой фильтрации показывает, что основными используемыми методами являются частотная селекция сигналов и оптимальная (адаптивная) фильтрация. Классификация цифровых фильтров (ЦФ) была предложена в докладе Д.А. Губанова и В.Б. Сташенко В ее основу положен функциональный признак (т. е. используемые алгоритмы цифровой фильтрации, а не схемотехнические решения), согласно которому ЦФ подразделяются на 4 группы: фильтры частотной селекции, оптимальные (квазиоптимальные), адаптивные и эвристические. [pic] Рисунок 1.3 – Классификация цифровых фильтров Наиболее изученными и опробованными на практике являются ЦФ частотной селекции. Они почти всегда представляют собой реализованные на новой элементной базе традиционные аналоговые фильтры частотной селекции. Выступления участников конференции показали, что развитие цифровых средств частотной селекции происходит в следующих направлениях: . создание пакетов прикладных программ для структурного синтеза, анализа качества фильтрации, обеспечения схемотехнической реализации и тестирования устройств; . совершенствование существующих методов оптимального проектирования многоступенчатых структур с целью их полной формализации и включения в состав ПО; . разработка новых подходов к проектированию ЦФ частотной селекции с улучшенными качественными показателями. Новейшие технические реализации как традиционных, так и нетрадиционных задач цифровой обработки сигналов чаще всего используют разные схемотехнические решения. Наибольшее внимание участников секции цифровой фильтрации привлекли алгоритмы многоскоростной обработки сложных сигналов, которые содержат как быстро, так и медленно меняющиеся составляющие. Такой алгоритм должен предусматривать предварительное разделение «быстрых» и «медленных» компонентов с понижением частоты дискретизации «медленных» составляющих и последующей их обработкой. Современные вычислительные средства позволяют решать в режиме реального времени и задачи многомерной фильтрации, существенно более сложные, чем цифровая фильтрация одномерных сигналов, выполняемая с помощью сигнальных процессоров или многопроцессорных систем. 2. ВЫБОР ВАРИАНТА ТЕХНИЧЕСКОГО РЕШЕНИЯ Мир современных технологий наполнен разнообразием микропроцессорных устройств. Десятки крупнейших фирм производителей конкурируют между собой, предлагая каждый день новую более совершенную продукцию. В курсовом проекте используется цифровая обработка сигналов. Для цифровой обработки сигналов используются так называемые сигнальные микропроцессоры. Рассмотрим некоторые микроконтроллеры, выпускаемые современной промышленностью, наиболее подходящие для реализации курсовой работы. 2.1 МИКРОПРОЦЕССОРЫ КОМПАНИИ ANLOG DEVICES. Микропроцессоры компании Analog Devices образуют два семейства: ADSP21xx и ADSP210xx. Семейство ADSP21xx – набор однокристальных 16-разрядных микропроцессоров с общей базовой архитектурой, оптимизированной для выполнения алгоритмов цифровой обработки сигналов и других приложений, требующих высокоскоростных вычислений с фиксированной точкой. Второе семейство микропроцессоров ADSP210xx объединяет 32-х разрядные микропроцессоры, ориентированные на сигнальные алгоритмы, требующие вычислений с плавающей точкой. В рамках каждого семейства микропроцессоров обеспечивается совместимость снизу вверх по системе команд. Старшие представители семейства обладают большими функциональными возможностями и содержат на кристалле дополнительные функциональные блоки. Рассмотрим подробнее микропроцессоры первого семейства, так как их возможности наиболее подходят для реализации проекта. Микропроцессоры семейства ADSP21xx успешно конкурируют с аналогичной продукцией других компаний производителей сигнальных процессоров благодаря сравнимой производительности при более низкой цене, а также развитой системе технических и программных средств разработки прикладных систем. Основными конкурентами данного семейства являются микропроцессоры DSP56xxx (Motorola) и TMS320C1x, TMS320C2xx, TMS320C5x (Texas Instruments). Высокая производительность процессоров на сигнальных алгоритмах достигается благодаря многофункциональной и гибкой системе команд, аппаратной реализации большинства типичных для данных приложений операций, высокой степени параллелизма процессов в микропроцессоре, сокращения командного такта. Микропроцессоры ADSP21xx имеют модифицированную Гарвардскую архитектуру, в рамках которой предусматривается возможность доступа в память команд, при ее физическом разделении с памятью данных. Каждый микропроцессор семейства содержит три независимых полнофункциональных устройства: АЛУ, МАС – умножитель с накоплением, устройство барабанного сдвига. Каждое устройство непосредственно оперирует с 16-ти разрядными данными и обеспечивает аппаратную поддержку вычислений с различной точностью. Микропроцессор содержит генератор адресов команд и два генератора адресов данных, обеспечивающие адресацию к данным и командам, расположенным как во внутренней, так и во внешней памяти. Параллельное функционирование генераторов сокращает длительность выполнения команды, позволяя за один такт выбирать из памяти команду и два операнда. Таймер/счетчик микропроцессора обеспечивает периодическую генерацию прерываний. Последовательные порты (SPORTs) обеспечивают последовательный интерфейс с большинством стандартных последовательных устройств, а также с аппаратными средствами сжатия-восстановления данных, использующими A- и (- законы компандирования. Порт интерфейса с хост-процессором позволяет без дополнительных интерфейсных схем взаимодействовать с главным микропроцессором системы, в качестве которого может использоваться как процессор данного семейства, так и другой микропроцессор, например Motorola 68000 или Intel 8051. Микропроцессор ADSP – 21msp5x отличается наличием аналогового интерфейса, позволяющего совмещать аналоговую и цифровую обработку. В состав интерфейсных средств входят АЦП, ЦАП, цифровой и аналоговый фильтры, параллельный интерфейс к процессорному ядру. Система команд микропроцессоров семейства оптимизирована для алгоритмов цифровой обработки сигналов. По системе команд все микропроцессоры совместимы снизу вверх. Совершенствование данного семейства идет в направлении повышения тактовой частоты, снижения энергопотребления и расширения коммуникационных возможностей процессора. 2.2 МИКРОПРОЦЕССОРЫ КОМПАНИИ MOTOROLA Сигнальные микропроцессоры компании Motorola. Подразделяются на семейства 16- и 24-разрядных микропроцессоров с фиксированной точкой – DSP – 560xx, - 561xx, - 563xx, -566xx, 568xx и микропроцессоры с плавающей точкой – DSP – 960xx. Рассмотрим 24-х разрядные микропроцессоры с фиксированной точкой семейства DSP 560xx. Эти микропроцессоры являются первыми представителями сигнальных микропроцессоров компании Motorola. Архитектура микропроцессоров ориентирована на максимизацию пропускной способности в приложениях DSP с интенсивным обменом данными. Это обеспечивается благодаря расширяемой архитектуре со сложной встроенной периферией и универсальной подсистеме ввода/вывода. Данные свойства, а также низкое энергопотребление минимизируют сложность, стоимость и сроки разработки прикладных систем на базе микропроцессоров DSP56000/DSP56001. Микропроцессоры работают на частоте 33МГц и обеспечивают производительность около 16 MIPS, что позволяет выполнять быстрое преобразование Фурье по 1024 отсчетам за 3,23мс. Дальнейшее развитие семейства микропроцессоров осуществляется в рамках концепции процессорного ядра, общего для всех представителей семейства, в состав которого входят 24-разрядные микропроцессоры с фиксированной точкой. Процессоры данного семейства характеризуются высокой пропускной способностью, расширенной разрядностью, обеспечивающей высокую точность вычисления и широким динамическим диапазоном обрабатываемых данных, поддержкой энергосберегающего режима работы. Представители семейства отличаются друг от друга конфигурациями памяти и периферийными устройствами. 2.3 МИКРОПРОЦЕССОРЫ КОМПАНИИ TEXAS INSTRUMENTS Сигнальные микропроцессоры компании Texas Instruments разделяются на два класса: это процессоры для обработки чисел с фиксированной точкой и процессоры для обработки чисел с плавающей точкой. Первый класс представлен тремя семействами процессоров, базовыми моделями которых являются соответственно TMS320.10, .20, .50. Второй класс включает процессоры TMS320.30, . 40, TMS320С80, которые поддерживают операции с плавающей точкой и представляют собой мультипроцессорную систему, выполненную в одном кристалле, а семейство TMS320C6x включает процессоры как с фиксированной, так и с плавающей точкой. Процессоры старших поколений одного семейства наследует основные архитектурные особенности и совместимы “снизу вверх” по системе команд (чего нельзя сказать о процессорах, входящих в разные семейства). Перечислим некоторые микропроцессоры, оптимально подходящие для нашей системы. 1.Микропроцессоры семейства TMS320C1x Первый процесор семейства – TMS320C10 был выпущен в 1982г. и благодаря ряду удачных технических решений получил широкую распространенность. В основу микропроцессоров данного семейства положена модифицированная Гарвардская архитектура, отличием которой от традиционной Гарвардской архитектуры является возможность обмена данными между памятью программ и памятью данных, что повышает гибкость устройства. TMS320C10 является 16-разрядным процессором. Его адресное пространство составляет 4K 16-разрядных слов памяти данных. Длительность такта процессора составляет 160-200 нс. Арифметические функции в процессоре реализованы аппаратно. Он имеет аппаратные умножители, устройство сдвига, аппаратную поддержку автоинкремента/декремента адресных регистров данных. С внешними устройствами процессор взаимодействует через 8 16-разрядных портов ввода/вывода. Предусмотрена возможность внешнего прерывания. Остальные микропроцессоры данного семейства имеют аналогичную архитектуру и отличаются длительностью командного такта, конфигурацией памяти, наличием (или отсутствием) дополнительных периферийных устройств. 2.Микропроцессоры семейства TMS320C2x. Микропроцессоры семейства TMS320C2x имеют анлогичную архитектуру, но обладают повышенной производительностью и более широкими функциональными возможностями. Все процессоры семейства поколения могут использовать по 64K слов памяти программ и данных, имеют 16 16-разрядных портов ввода/вывода и последовательный порт. Процессоры семейства TMS320C2x имеют возможность использования внешнего контроллера ПДП. Умножитель микропроцессоров, помимо операций умножения, позволяет выполнять за один такт возведение в квадрат. В процессоры включена аппаратная поддержка кратного выполнения команды, реализован режим двоичной инверсно-косвенной адресации, предназначенный для эффективной реализации быстрого преобразования Фурье. 2.4 ОБОСНОВАНИЕ ВЫБРАННОГО ВАРИАНТА После длительного обзора микропроцесорных устройств, возникла задача выбора наиболее подходящего микропроцессора. Решение данной задачи было найдено при рассмотрении микропроцессоров компании Microchip. Для реализации проекта было принято решение использовать микропроцессор компании Microchip PIC16C711. Приведем преимущества использования данного микропроцессора в курсовой работе, а также общие его характеристики. PIC16C711 это дешевый, высокопроизводительный, изготовленный по КМОП технологии 8-битный микроконтроллер. В основу процессора положена RISC архитектура, он имеет улучшенные характеристики ядра, внутренние и внешние прерывания. Устройство имеет два двунаправленных порта ввода/вывода, один из которых может быть использован как вход для аналого-цифрового преобразования, другой - как выход для ЦАП. Тактовая частота составляет 20MHz. На рисунке 2.1 представлена структурная схема PIC16C711. Перечислим основные элементы схемы: АЛУ (ALU), где выполняются простейшие арифметические операции, а также логические операции; аккумулятор (W), где хранятся данные результатов вычислений; регистр состояния, в котором хранятся флаги результатов операций, а также биты выбора банка памяти; регистр косвенной адресации (FSR), через который непрямым образом можно обращаться к ОЗУ; память (RAM), организованная 8-битными специальными регистрами и регистрами общего назначения, рабочая область пользователя составляет 68x8; 13-битный счетчик команд (Program Counter), младшие 8 бит приходят из регистра PCL, старшие 5 из регистра PCLATH; ППЗУ (EPROM), составляет 1K 14- битных ячеек памяти; стек 8-ми уровневый, длина слова 13- бит, во время прерывания содержимое счетчика команд сохраняется в стек автоматически; два двунаправленных 8-битных порта А и В; 4-х канальный 8- битный АЦП (A/D); счетчик Timer0. [pic] Рис. 2.1 – Структурная схема PIC16C711 К сожалению устройство не имеет внутреннего ЦАП. ЦАП будет внешним, его вход будет подсоединен к порту В. Применение внешнего ЦАП не ухудшит работу цифрового фильтра и не усложнит его структуру, так как ЦАП не нужно синхронизировать с временем выполнения программы, в отличие от АЦП. Выбранный вариант технического решения полностью удовлетворяет техническому заданию. Микроконтроллер + внешний ЦАП позволяют создать гибкую, высокопроизводительную систему, удовлетворяющую требованиям микроминиатюрности, быстродействия, качества и простоты исполнения. Сравнивая данный микроконтроллер с большинством современных микроконтроллеров, можно сказать, что он обладает сравнительно низкой стоимостью и доступностью на рынке Украины. В современных системах обработки сигналов требуется высокая разрядность шины данных и АЦП для увеличения точности вычислений, также для этих целей необходимо, чтобы АЛУ могло вычислять операции с плавающей точкой. Выбранный микроконтроллер не имеет данных свойств, но он благодаря своему быстродействию и гибкости может вполне справиться с целью, поставленной в техническом задании на курсовой проект. Архитектура процессора построена таким образом, что он способен выполнять команду за один цикл, кроме операций условных и безусловных переходов. Это означает, что время выполнения программы будет небольшим, и частота дискретизации АЦП будет удовлетворять условию обработки сигналов качественной телефонии. Ассемблер очень простой: пользователю необходимо выучить 35 команд. Последнее достоинство позволяет снизить время на подготовку к выполнению проекта. 3 СИНТЕЗ ПРОЕКТИРУЕМОГО УСТРОЙСТВА Структурная схема типа реализации ЦФ приведена на рис.3.1. Параметры звеньев ЦФ следующие : параметры звена [pic]: [pic]; параметры звена [pic]: [pic]; параметры звена [pic]: [pic]. [pic] Рис. 3.1 – Структурная схема цифрового фильтра Исходя из этой структуры, а также коэффициентов, для каждого звена составим разностные уравнения: 1) первое звено: [pic]; 2) второе звено: [pic]; 3) третье звено: [pic]. Результирующее разностное уравнение для цифрового фильтра будет иметь вид: [pic]. 4 РАЗРАБОТКА АЛГОРИТМА ПРОГРАММЫ ПРОЕКТИРУЕМОГО УСТРОЙСТВА Прежде чем приступить к программированию устройства необходимо основательно изучить его внутреннюю структуру и возможности ресурсов. Простейшая блок-схема проектируемого устройства приведена на рисунке 4.1 В ней учтены конфигурация портов и АЦП, вычисление разностного уравнения фильтра, результат вычислений выдается на порт В. Начало Порт А – вход Порт В – выход Запуск АЦП Вычисление разностного уравнения Выдача Результата На порт В Рисунок 4.1 – блок-схема работы цифрового фильтра Опираясь на данную блок схему, начнем более тщательное рассмотрение вопроса. Конфигурация портов и АЦП задается исходя из документации предлагаемой производителем. Данная документация содержит примеры программ для настройки портов и АЦП. Оговорим некоторые аспекты этих программ применительно к нашему курсовому проекту. Контакты порта А зададим входами установкой битов в регистре TRISA. Данное условие необходимо для осуществления аналого-цифровой обработки сигнала. Контакты порта В зададим как выходные сбросом битов в регистре TRISB. Для АЦП выберем канал 0, то есть вывод микропроцессора RA0. В PIC16C711 на одно преобразование АЦП необходим минимальный интервал времени 10Тad, где Тad =1,6 мкс выбирается программно. Также одной из важных частей программы запуска АЦП является организация разрешения прерываний. После конфигурации портов и запуска АЦП необходимо приступить к выполнению программы вычисления разностного уравнения, описывающего фильтр. Просчитаем количество переменных, входящих в уравнения. Это количество будет определять необходимое число байт памяти. В нашем случае оно составляет 17. Нетрудно заметить, что коэффициенты разностных уравнений подобраны таким образом, что умножение переменной на них будет делением на 2,4,8…, а эта операция выполняется путем сдвига регистра вправо. Для хранения промежуточных данных сдвиговых операций и операций сложения нам понадобятся дополнительные ячейки памяти в количестве 17. При начальном запуске программы или при сбросе микропроцессорной системы все ячейки памяти необходимо сбросить в нуль. На обработку данных АЦП требуется, как указывалось ранее, время. Чтобы повысить эффективность и качество системы, необходимо во время просчета АЦП, вместо простоя и ожидания системой результата просчета, произвести вычисления без участия текущего значения отсчета. Вычисления с участием текущего значения отсчета должны производиться через время, равное 10Tad. Результат вычисления АЦП будет обрабатывать программа прерывания. Исходя из всех вышеприведенных соображений, составим окончательный алгоритм программы: Начало 1 Установка порта А на COUNT-1 ввод Установка да порта В на Z=0 вывод нет 6 0x17(W Сброс ADCON1 W(COUNT 0xC1(W W(ADCON0 0x0C(W Разрешить прерывание W(FSR АЦП Разрешить глобальное Сброс INDF прерывание FSR + 1 Пуск АЦП 1 2 2 3 Вычисление А11UM1с сох- Вычисление ранением зна- A32YN2YK2= чения =A32(YN2+YK2) с сохранением значения Вычисление B11YN1 с сох- ранением зна- Вычисление чения B31YL1 Вычисление В12YN2 ВычислениеYLL = A31YN1YK1+ Вычисление + A32YN2YK2- YNN=А11UM1- - B31YL1 с сох- - B11YN1- ранением зна- - В12YN2 с сох- чения ранением зна- чения Вычисление YK1 ( W A21UM1 с сох- ранением зна- чения Вычисление W ( YK2 B21YK1 Вычисление YK ( W YK=А21UM1- - B21YK1 с сох- ранением зна- чения W ( YK1 Вычисление A31YN1YK1 = =A31(YN1+YK1) Вычисление с сохранением A10UM значения 3 4 4 6 5 Вычисление YN =A10UM+ UM ( W +YNN с сохранением значения W ( UM1 Вычисление YL=A30(YN+ +YK)+YLL с сохранением значения ОСТАНОВ Передача знач- чения YL на порт B YN1 ( W W ( YN2 YN ( W W ( YN1 YL ( W 5 Рисунок 4.2 - Алгоритм программы проектируемого устройства 5 РАЗРАБОТКА ПРОГРАММЫ НА ЯЗЫКЕ АССЕМБЛЕР Прежде чем приступить к написанию программы необходимо учесть спецификацию ПЗУ микроконтроллера. Организация ПЗУ изображена на рисунке 5.1 [pic] Рисунок 5.1 – Организация ПЗУ PIC16C71 Из рисунка видно, что начало программы пользователя может быть расположено ниже адреса 0004h. Адрес 0000h – вектор сброса, 0004h – вектор прерывания. По этим адресам перед началом программирования, как правило, прописывают безусловный переход на программу пользователя и безусловный переход на программу обработки прерывания соответственно. Так как в случае нашей системы устройство, осуществляющее запрос прерывания, одно, то по адресу 0004h можно прописывать начало программы обработки прерывания. Также при программировании обязательно нужно учесть спецификацию банков ОЗУ. Структура ОЗУ изображена на рисунке 5. При обращении к регистрам ОЗУ каждый раз необходимо программно переключаться между банками ОЗУ, в зависимости от того в каком банке находится регистр. Ассемблер, поставляемый производителем, позволяет вначале всем регистрам присвоить вместо адреса определенное имя. Это удобно для составления программы. [pic] Рисунок 5.2 – Организация ОЗУ PIC16C711 Сначала напишем программу обработки прерывания. Занесем программу в таблицу - 1 с адресами ПЗУ и комментариями. Таблица 5.1 \|Адрес\|Метка\|Мнемонический код \|Комментарии \|Циклы \| \| \| \|ORG 0x004 \|Директива \| \| \|0004h\| \|MOVWF W_TEMP \|Сохранение содержимого W \|1 \| \| \| \| \|в W_TEMP \| \| \|0005h\| \|MOVF STATUS, 0 \|Пересылка содержимого \|1 \| \| \| \| \|STATUS в W \| \| \|0006h\| \|MOVWF STATUS_TEMP \|Сохранение W в STATUS \|1 \| \| \| \| \|_TEMP \| \| \|Продолжение таблицы 5.1 \| \|0007h\| \|BCF STATUS, RP0 \|Выбор банка 0 \|1 \| \|0008h\| \|MOVF ADRES, 0 \|Пересылка результата АЦП \|1 \| \| \| \| \|в W \| \| \|0009h\| \|MOVWF UM \|Пересылка W в UM \| \| \|000Ah\| \|MOVF STATUS_TEMP, \|Пересылка STATUS_TEMP в W\|1 \| \| \| \|0 \| \| \| \|000Bh\| \|MOVWF STATUS \|Пересылка W в STATUS \|1 \| \|000Ch\| \|MOVF W_TEMP, 0 \|Пересылка W_TEMP в W \|1 \| \|000Dh\| \|RETFIE \|Возврат прерывания \|2 \| Программу, реализующую математическую модель фильтра начнем с адреса 000Eh и разместим в таблицу 5, 2. Таблица 5.2 \|Адрес\|Метка\|Мнемонический код \|Комментарии \|Циклы \| \| \| \|ORG 0x00E \|Директива \| \| \|000Eh\| \|MOVLW 0xFF \|Пересылка 0xFF в \|1 \| \| \| \| \|аккумулятор \| \| \|000Fh\| \|BSF STATUS, RP0 \|Выбор банка 1 \|1 \| \|0010h\| \|MOVWF TRISA \|Порт А – Вход \|1 \| \|0011h\| \|CLRF TRISB \|Порт В – Выход \|1 \| \|0012h\| \|MOVLW 0x18 \|Организация счетчика \|1 \| \| \| \| \|СOUNT \| \| \| \| \|BCF STATUS, RP0 \|Выбор банка 0 \|1 \| \|0013h\| \| \| \| \| \|0014h\| \|MOVWF COUNT \|Организация счетчика \|1 \| \|0015h\| \|MOVLW 0x0C \|Адрес начальной ячейки в \|1 \| \| \| \| \|ОЗУ \| \| \|0016h\| \|MOVWF FSR \|Пересылка адреса \|1 \| \| \| \| \|начальной ячейки в FSR \| \| \|0017h\|M1: \|CLRF INDF \|Обнуление текущей ячейки \|1 \| \| \| \| \|памяти \| \| \|0018h\| \|INCF FSR, 1 \|Адрес + 1 \|1 \| \|0019h\| \|DECF COUNT \|Счетчик – 1 \|1 \| \|001Ah\| \|BTFSS STATUS, Z \|Условный переход по 1 \|1(2) \| \| \| \| \|значению флага нулевого \| \| \| \| \| \|результата \| \| \|001Bh\| \|GOTO M1 \| \|2 \| \|001Ch\|M2: \|BSF STATUS,RP0 \|Выбор банка 1 \|1 \| \|001Dh\| \|CLRF ADCON1 \|RA0-RA3 Входы АЦП \|1 \| \|001Eh\| \|MOVLW 0xC1 \| \|1 \| \|001Fh\| \|BCF STATUS,RP0 \|Выбор банка 0 \|1 \| \|0020h\| \|MOVWF ADCON0 \|АЦП включен, работает \|1 \| \| \| \| \|канал0 (RA0), частота \| \| \| \| \| \|32Tosc. \| \| \|0021h\| \|BSF INTCON ADIE \|Разрешить прерывание АЦП \|1 \| \|0022h\| \|BSF INTCON GIE \|Разрешить глобальное \|1 \| \| \| \| \|прерывание \| \| \|0023h\| \|BSF ADCON0, GO \|Запустить АЦП \|1 \| \|0024h\| \|BCF STATUS, C \|Очистка триггера переноса\|1 \| \|0025h\| \|RRF UM1, 0 \|Циклический сдвиг вправо \|1 \| \| \| \| \|через триггер переноса \| \| \|0026h\| \|BCF STATUS, C \|Очистка триггера переноса\|1 \| \|0027h\| \|RRF W, 0 \|Циклический сдвиг вправо \|1 \| \| \| \| \|через триггер переноса \| \| \|0028h\| \|MOVWF A11UM1 \|W( A11UM1 \|1 \| \|0029h\| \|BCF STATUS, C \|Очистка триггера переноса\|1 \| \|002Ah\| \|RRF YN1, 0 \|Циклический сдвиг вправо \|1 \| \| \| \| \|через триггер переноса \| \| \|002Bh\| \|BCF STATUS, C \|Очистка триггера переноса\|1 \| \|002Ch\| \|RRF W, 0 \|Циклический сдвиг вправо \|1 \| \| \| \| \|через триггер переноса \| \| \|002Dh\| \|BCF STATUS, C \|Очистка триггера переноса\|1 \| \|002Eh\| \|RRF W, 0 \|Циклический сдвиг вправо \|1 \| \| \| \| \|через триггер переноса \| \| \|Продолжение таблицы 5.2 \| \|002Fh\| \|BCF STATUS, C \| \|1 \| \|0030h\| \|RRF W, 0 \|Циклический сдвиг вправо \|1 \| \| \| \| \|через триггер переноса \| \| \|0031h\| \|MOVWF B11YN1 \|W( B11YN1 \|1 \| \|0032h\| \|BCF STATUS, C \|Очистка триггера переноса\|1 \| \|0033h\| \|RRF YN1, 0 \|Циклический сдвиг вправо \| \| \| \| \| \|через триггер переноса \| \| \|0034h\| \|ADDWF W, 0 \|W=W+W \|1 \| \|0035h\| \|ADDWF W, 0 \|W=W+W \|1 \| \|0036h\| \|ADDWF B11YN1 \|W=W+ B11YN1 \|1 \| \|0037h\| \|SUBWF A11UM1, 0 \|W= A11UM1- W \|1 \| \|0038h\| \|MOVWF YNN \|W( YNN \|1 \| \|0039h\| \|BCF STATUS, C \|Очистка триггера переноса\|1 \| \|003Ah\| \|RRF UM1, 0 \|Циклический сдвиг вправо \|1 \| \| \| \| \|через триггер переноса \| \| \|003Bh\| \|MOVWF A21UM1 \|W( A21UM1 \|1 \| \|003Ch\| \|BCF STATUS, C \|Очистка триггера переноса\|1 \| \|003Dh\| \|RRF YK1, 0 \|Циклический сдвиг вправо \|1 \| \| \| \| \|через триггер переноса \| \| \|003Eh\| \|BCF STATUS, C \|Очистка триггера переноса\|1 \| \|003Fh\| \|RRF W, 0 \|Циклический сдвиг вправо \|1 \| \| \| \| \|через триггер переноса \| \| \|0040h\| \|BCF STATUS, C \|Очистка триггера переноса\|1 \| \|0041h\| \|RRF W, 0 \|Циклический сдвиг вправо \|1 \| \| \| \| \|через триггер переноса \| \| \|0042h\| \|SUBWF A21UM1, 0 \|W= A21UM1- W \|1 \| \|0043h\| \|MOVWF YK \|W( YK \|1 \| \|0044h\| \|MOVF YN1, 0 \|YN1(W \|1 \| \|0045h\| \|ADDWF YK1 \|W=W+ YK1 \|1 \| \|0046h\| \|BCF STATUS, C \|Очистка триггера переноса\|1 \| \|0047h\| \|RRF W, 0 \|Циклический сдвиг вправо \|1 \| \| \| \| \|через триггер переноса \| \| \|0048h\| \|BCF STATUS, C \|Очистка триггера переноса\|1 \| \|0049h\| \|RRF W, 0 \|Циклический сдвиг вправо \|1 \| \| \| \| \|через триггер переноса \| \| \|004Ah\| \|BCF STATUS, C \|Очистка триггера переноса\|1 \| \|004Bh\| \|RRF W, 0 \|Циклический сдвиг вправо \|1 \| \| \| \| \|через триггер переноса \| \| \|004Ch\| \|BCF STATUS, C \|Очистка триггера переноса\|1 \| \|004Dh\| \|RRF W, 0 \|Циклический сдвиг вправо \|1 \| \| \| \| \|через триггер переноса \| \| \|004Eh\| \|MOVWF A31YN1YK1 \|W( A31YN1YK1 \|1 \| \|004Fh\| \|MOVF YN2, 0 \|YN2(W \|1 \| \|0050h\| \|ADDWF YK2 \|W=W+ YK2 \|1 \| \|0051h\| \|BCF STATUS, C \|Очистка триггера переноса\|1 \| \|0052h\| \|RRF W, 0 \|Циклический сдвиг вправо \|1 \| \| \| \| \|через триггер переноса \| \| \|0053h\| \|BCF STATUS, C \|Очистка триггера переноса\|1 \| \|0054h\| \|RRF W, 0 \|Циклический сдвиг вправо \|1 \| \| \| \| \|через триггер переноса \| \| \|0055h\| \|BCF STATUS, C \|Очистка триггера переноса\|1 \| \|0056h\| \|RRF W, 0 \|Циклический сдвиг вправо \|1 \| \| \| \| \|через триггер переноса \| \| \|0057h\| \|MOVWF A32YN2YK2 \|W( A32YN2YK2 \|1 \| \|0058h\| \|BCF STATUS, C \|Очистка триггера переноса\|1 \| \|0059h\| \|RRF YL1, 0 \|Циклический сдвиг вправо \|1 \| \| \| \| \|через триггер переноса \| \| \|Продолжение таблицы 5.2 \| \|005Ah\| \|ADDWF W, 0 \|W=W+W \|1 \| \|005Bh\| \|ADDWF W, 0 \|W=W+W \|1 \| \|005Ch\| \|SUBWF A32YN2YK2, 0\|W= A32YN2YK2- W \|1 \| \|005Dh\| \|ADDWF A31YN1YK1 \|W=W+ A31YN1YK1 \|1 \| \|005Eh\| \|MOVWF YLL \|W( YLL \|1 \| \|005Fh\| \|BCF STATUS, C \|Очистка триггера переноса\|1 \| \|0060h\| \|NOP \|Ничего не выполнять \|1 \| \|0061h\| \|NOP \| \|1 \| \|0062h\| \|NOP \| \|1 \| \|0063h\| \|NOP \| \|1 \| \|0064h\| \|NOP \| \|1 \| \|0065h\| \|NOP \| \|1 \| \|0066h\| \|NOP \| \|1 \| \|0067h\| \|NOP \| \|1 \| \|0068h\| \|NOP \| \|1 \| \|0069h\| \|NOP \|


	Новинки рефератов :: Реферат: Правонарушения (Право) Реферат: Природа социального конфликта (Социология) Реферат: Природа в романе Мухтара Ауэзова "Путь Абая" (Литература) Реферат: Династия Тюдоров (История) Реферат: Парламенты стран СНГ (Право) Реферат: Антонио Доменико Виральдини (1705-1741) (Музыка) Реферат: Модели и методы принятия решения (Менеджмент) Реферат: Тестовые задания (Педагогика) Реферат: Стрекозы (Биология) Реферат: Воровство детей (Педагогика) Реферат: Политические и социально-экономические права человека (Право) Реферат: Бухгалтерский учет материально-производственных запасов (Бухгалтерский учет) Реферат: Проблемы антропогенного воздействия на биосферу (Биология) Реферат: Возникновение партии эсеров (История) Реферат: Кривичи (История) Реферат: Казахское ханство в XV-XVII вв. (История) Реферат: Вред курения (Безопасность жизнедеятельности) Реферат: Разрешение конфликтных ситуаций (Психология) Реферат: Казахстан в начале XX века (История) Реферат: Аромотерапия (Биология)


	Copyright © GeoRUS, Геологические сайты